[미세공정WAR] 파운드리 산업의 미래(3)

최근에 나온 AMD Ryzen 7000시리즈를 사용하는
AM5 고사양 메인보드(X670E)에서 소켓이 타버리는 문제가 발생하고 있어 한창 논란이다
이에 대하여 고전압이 문제이기에 메인보드 단에서 전압을 제한하는 BIOS까지 배포되고 있는 지경
그런데 말이다
과연 고전압이 문제인 것일까??

 

 기존에 작성한 게시물(1)들을(2) 종합하자면, 미세공정으로 나아가는 과정에서 미세전류가 가장 큰 쟁점이라는 것을 알 수 있다. 미세전류는 반도체 회로가,

A. 더더욱 미세한 공정(7㎚ → 5㎚ → 3㎚ → ...)으로 나아갈수록

B. 회로의 정밀도가 떨어질수록

 많아지는 경향을 가지고 있다. 그리고 7㎚ 아래에서는 사실상 EUV 노광장비가 유일한 해답이며, ArF 노광장비를 사용할 경우 회로의 정밀도가 떨어져 늘어난 누설전류는 안 만드느니 못한 정도로 보이기도 한다.

EUV(좌)와 ArF(우) 정밀도 비교(2018VLSI)

 또한 EUV 노광장비를 쓰더라도 4nm부터는 단채널효과(Short Channel Effect)가 발생하여 누설전류가 커진다고 한 바 있다. 

5. Socket-Burn이 발생하고 있는 CPU인 Ryzen 7950X, 7800X3D 등은 TSMC 4㎚공정

 4㎚ 공정부터는 단채널효과(Short Channel Effect)로 누설전류가 커진다고 한 바 있다. 또한 시장에 출시된 CPU에서 4㎚ 공정은 AMD의 문제의 제품이 유일하다. 그렇다면 이러한 문제를 제기할 수도 있다. NVIDIA RTX4090에서는 이런 문제가 발생한 적 없는데?

 그러나 기억해야 할 것은 RTX4090 초기에 16핀 전원케이블 결합이 느슨하여 발화가 발생하여 큰 논란을 겪었던 적 있다. 물론 사용자의 체결 오류로 볼 수도 있겠지만, 실제로 같은 16핀 전원케이블을 사용하는 RTX3090Ti는 발화논란이 없었다. 그럼 RTX4090이 전력을 더 사용해서 그런 것이 아니냐? 라기에는 RTX3090Ti 사용전력이 더 많다.

 A. Ryzen7000시리즈의 TSMC 4㎚ 공정은 FinFET 구조를 사용하고 있다

 ZEN3 기반의 Ryzen 5000시리즈는 TSMC 7㎚ 공정으로 생산되었다. 그 때는 CPU 소켓-번이라는 이슈는 없었다. 그러나 공교롭게도 FinFET 구조에서 단채널효과가 발생하는 4㎚ 공정의 ZEN4 기반의 Ryzen 7000시리즈에서 해당 증상이 발생하고 있다.

 이는 이번 AM5 발화 사건이, 갑자기 늘어난 누설전류가 일정 전압(1.5v?)에서 급등하여 회로를 고장낸다는 추론을 하게 한다. 물론 지금은 메인보드에서 CPU에 인가하는 전압을 제한하면 해결될 것이다. 그러나, 다음 세대에서는? 아무리 CPU 설계를 잘한다고 해도 공정이 발전하지 않으면 벽에 부딛힐 수 밖에 없다. 이는 Intel이 2015년 브로드웰(Broadwell)에서 2021년 로켓레이크(Rocket Lake)라는 아키텍쳐 변경에서 14㎚의 벽에 부딛혀, AMD Ryzen 5000시리즈에 떡실신한 역사가 보증한다.

 이에따라 AMD의 차기 공정 CPU는 FinFET이 아닌 GAA를 사용하는 것이 좋을 것이다.

B. RTX4090도 TSMC 4㎚ 공정을 사용한다

 아주 간단한 이치로 더 작은 칩이 누설전류에 둔감할 것이라고 예상할 수 있다. 그렇기에 RTX4080 커넥터 발화라는 사건이 안 들려오는 것이다. 반대로, RTX4000시리즈에서 가장 큰 칩셋(AD102)을 사용하는 RTX4090이 조그만 이슈에서 문제가 생기는 것이다.

 분명한 것은 RTX4090 발화사건의 원인으로 지목된 16(12+4)핀 전원포트(12VHPWR)는 RTX4080에도 사용되었다는 사실이다. 원인은 물론, NVIDIA에서 결착상태를 정확히 알 수 있도록 커넥터 걸쇠를 만들지 않았다는 것을 피할 수 없다.

 어쨋거나 더욱 더 큰 칩인 ① RTX4090에서의 누설전류량은 RTX4080보다 많았고, 이것이 ② 칩셋에 치명적으로 작용하였으며, ③ 커넥터 부위를 중심으로 발화를 일으켰다는 것이 필자가 추론하는 가설이다.

 그렇다면 NVIDIA는 RTX4090Ti를 낼 수 있을 것인가? YES

 그러나 시간이 좀 많이 걸릴 지도 모른다. RTX4090 보다 더 큰 칩에서 누설전류를 잡으면서, 향후의 발화위험을 사전에 잡는 다는 것은 지금 TSMC가 NVIDIA에 제공하는 N4 공정에서 가능할지 모를 일이다. 해결 안 되면? 그냥 못 낸다.

 그러나 희망적인 것이, 반도체 공정은 일반적으로 반복생산 횟수가 늘어날수록 노하우가 쌓이기에 회로의 정밀도가 올라가며, 수율이 높아져, 누설전류가 줄어드는 효과가 있다는 것이다. 그래서 RTX4060/4050 등이 모두 나온 뒤에야 RTX4090Ti가 나올 것으로 추정된다.

기존에 나왔던 이야기를 다시금 복습해 보자.

 

1. 반도체 회로가 미세해 질수록(7㎚ → 5㎚ → 4㎚ → 3㎚ → ...) 회로에 흐르는 전류 속 전자는 회로를 둘러싼 격벽을 확률적으로 도약하게 되는데, 이를 양자터널링 효과(quantum tunneling effect)라고 한다.

2. 양자터널링 효과(quantum tunneling effect)는 ① 회로가 미세할수록 ② 회로가 불균형일 수록 잘 발생한다.

3. 이러한 양자터널링 효과는 반도체에서 누설전류(leakage current)라는 형태로, 인가한 전류 중 일부가 엉뚱한 곳으로 흐르게 된다.

4. 누설전류 때문에 반도체가 작동하기 위해, 이론보다 ① 실제로 더 많은 전압을 필요로 하게 된다. 또한 누설전류는 ② 발열을 발생시키며, 고집적 반도체인 ③ CPU/GPU 등에서 오류를 일으키는 원인이 되기도 한다.

5. 특별한 공정 발전/소자 구조의 변화를 제외한다면, 해당 공정의 노하우가 쌓일수록(오래 생산할 수록) 반도체 회로가 균일하게 된다. 이는 곧 누설전류의 감소로 연결된다. 그래서 공정 후기에는 반도체의 클럭이 올라간다는 말이 있는 것이다. AMD GPU인 RX480과 RX580은 단순 공정 성숙으로 클럭을 끌어올렸다.

 결국 여기도 누설전류가 문제란 말이다. 그런 다음 RTX5000 시리즈는? TSMC 4㎚ FinFET 공정의 단채널효과(Short Channel Effect)로 인한 누설전류 매운맛을 충분히 봤으니, GAA를 적용한 공정을 써야 할 것이다. 이는 AMD의 차기 GPU도 동일한 사항이다.

6. Intel의 차기 CPU(메테오레이크; Meteor Lake)는 Intel 4 공정을 사용

 Intel 4 공정은 TSMC의 4㎚와 비슷한 공정선폭(Technology Node)을 가진다고 알려져 있다. 이말은 곧, TSMC와 같이 FinFET 반도체 구조에서 누설전류의 폭증에 직면하게 된다는 사실이다. 

 필자의 예상인데, 아마도 차기 Intel의 i 14000시리즈(Meteor Lake)에서도 발화사건이 발생할 가능성이 높다. 반도체 구조적 한계로 발생하는 누설전류를 막으려면, ① CPU 클럭을 낮추거나 ② 혁신적 공정기술이 있어야 하는데, 안타깝게도 Intel의 파운드리 기술은 TSMC와 삼성전자에 밀리고 있다는 것이 이쪽 업계 정설이다. 그렇다고 CPU 클럭을 낮춰서 출시하면 AMD CPU에 밀릴 텐데 그럴리가....

 아마 Intel에서도 이 문제 때문에 골머리를 앓고 있을 것이다.

 

[결론] 파운드리 산업(Foundry Industry)의 Game-Changer

 현재의 시장은 TSMC 독주 시장에서 삼성전자가 겨우 쫓아가는 모양새이다.

파운드리 산업 시장 점유율 변화(Counterpoint)

 현재 시장에서 주류로 사용되는 4㎚ 공정의 경우, 2022년 기준 삼성의 수율이 단 35%인데 반해서, TSMC가 70% 였다고 기사가 나온 바 있다. 그것 때문에 삼성전자 시상 점유율이 줄어든다. 이것을 단순 찌라시로 보기 어려운 것이,

A. NVIDIA RTX3000 시리즈가 삼성전자 8㎚ 공정이었는데, RTX4000 시리즈는 TSMC 4㎚ 공정으로 생산되고

B. 삼성전자 파운드리 사업부의 임원이 대거 물갈이 된 바가 있다

 그러나 이제 시장이 변하고 있다. 2023년도 들어 삼성전자 4㎚ 수율이 80%에 근접했다고 한다. 그리고 3㎚ 공정에서는 누설전류 문제가 더욱 더 심각해 질 것이다. 이는 TSMC가 FinFET 구조를 사용하는 3㎚의 수율 개선에 어려움이 있다고 하는 것에서 징후가 보인다.

 TSMC는 2㎚ 공정에서부터 GAA(Gate All-Around)를 도입하며, 삼성전자는 3㎚ 부터 GAA를 도입한다. 누설전류 문제를 고려할 때 GAA는 사실상 3㎚부터 필수이다. 그러나

 TSMC는 3㎚는 공정개선 노하우 기반의 FinFET 구조로 수율(반도체 웨이서에서 양품 비율)을 잡겠다는 쪽이고, 

(만약 수율은 잡았는데 누설전류가 폭증하며, 반도체 고장 비율이 오르면 이는 분명한 오판이 될 것이다)

삼정전자는 (어차피 밀렸으니) 3㎚ 부터  GAA 구조를 도입하여 누설전류를 잡겠다는 쪽이다.

(만약 누설전류는 잡았는데 수율이 안 잡히면, 어느 회사가 칩셋 제조를 맡기겠는가? 이는 자살골인 셈이다)

결국 두 회사 중에서 어느 회사가 각자의 약점을 극복하느냐가 3㎚ 생산 수주 패권이 달린 셈이다. 다만 아마도 삼성전자의 3㎚ GAA 공정이, TSMC 3㎚ FinFET 공정보다 고전력을 요구하는 CPU/GPU에서 더 적합할 것이라고 예상 가능하다.

 

3줄 요약)
파운드리(Foundry) 산업에서 TSMC - 삼성전자는 새로운 대결을 준비하고 있다
3㎚ 공정에서 어느 회사가 패권을 잡을 것인가?
이것이 곧 향후 5년의 파운드리 시장의 선두를 결정하는 요인이 될 것이다